2D晶体管或比预期更早问世

某机构孵化的初创公司CDimension认为可将十年研发周期缩短一半。该公司开发出直接在硅晶圆上生长二维半导体且不损伤底层电路的技术。

技术突破

芯片制造巨头如某中心、某机构等预见未来硅晶体管的关键部件将被仅数原子厚的半导体替代。虽然已有进展，但普遍认为该技术需十年以上才能成熟。如今，MIT孵化的初创公司宣称破解了商业规模生产2D半导体的密码，预计五年内可集成至先进芯片。

CDimension开发出在低温（约200°C）下于300毫米硅晶圆上生长二硫化钼（MoS2）的工艺，该温度不会损伤底层硅电路。这使得在现有硅电路上方集成二维晶体管层成为可能，最终形成由2D器件构成的多层3D芯片。

工艺优势

二维材料通常通过化学气相沉积形成，但常规工艺需1000°C以上高温，会损伤晶体管底层结构。现有方案需单独沉积2D半导体后转移至硅晶圆，而CDimension的系统可直接在硅晶圆上生长材料。

商业模式

目前该公司主要提供覆有2D材料的硅晶圆供客户评估，也可为客户已加工的含硅电路的晶圆生长MoS2等2D材料，实现二维器件与硅电路的集成。

性能表现

在2024年12月IEEE国际电子器件会议上，某中心等芯片制造商报告了用MoS2替代硅纳米片的研究。MIT团队展示低温合成可生产具有多堆叠通道的MoS2晶体管，预计此类器件在功耗、性能和面积上可满足未来10A（1纳米）节点要求。

节能特性

二维晶体管厚度仅0.6纳米，工作电压可降至硅器件的一半，动态功耗显著降低。MoS2的带隙是硅的两倍以上，漏电流能量需求更高，测试显示其器件能耗可降至硅器件的千分之一。

材料体系

除n型半导体MoS2外，公司还提供p型半导体二硒化钨及绝缘材料六方氮化硼，为未来CMOS芯片提供完整材料组合。