二维晶体管或比预期更早问世
某机构认为可将10年研发周期缩短一半。某初创机构开发出直接在硅晶圆上生长二维半导体而不损坏基板的技术。
技术突破
某中心、三星和台积电等芯片制造巨头预见，硅晶体管的关键部件将被仅几个原子厚的半导体替代。尽管已取得进展，但业界普遍认为该技术需十年以上才能成熟。如今，某知名高校孵化的初创机构宣称破解了商业化量产二维半导体的密码，预计芯片制造商可在五年内将其集成至先进芯片中。
该初创机构开发出在低温条件下于硅晶圆上生长二硫化钼（MoS₂）的工艺，温度低至不会损坏底层硅电路。这使得在现有硅电路上方集成二维晶体管层成为可能，最终实现由二维器件构成的多层三维芯片。
核心技术优势
该机构CEO指出：“专有设备解决了晶圆级均匀性、器件性能与可靠性，以及与硅制造工艺兼容等关键问题”。其核心工艺能在约200°C的低温下，在整个300毫米晶圆上生长单层二硫化钼。
二维材料通常通过化学气相沉积形成，但传统工艺需要1000°C以上高温，会损坏晶体管底层结构。现有方案需单独沉积二维半导体后转移至硅晶圆，而该机构系统可直接在硅晶圆上无损生长材料。
商业模式
目前该机构提供两种服务：
- 交付已生长二维材料的硅晶圆供客户评估
- 在客户预加工硅晶圆上生长MoS₂等二维材料，实现二维器件与硅电路的集成
性能表现
在2024年IEEE国际电子器件会议上，某中心等芯片巨头报告了用MoS₂替代硅纳米片的研究。该机构团队同期展示低温合成技术可制备具有多堆叠通道的MoS₂晶体管，经缩放后有望在功耗、性能和面积方面满足未来10A（1纳米）节点要求。
能效突破
二维半导体核心优势是降低功耗：
- 工作电压降低约50%，减少动态功耗
- 禁带宽度是硅的2倍以上，显著降低漏电流
- 实测能耗可降至硅器件的千分之一
材料体系
除电子型（n型）半导体MoS₂外，还提供空穴型（p型）半导体二硒化钨以及六方氮化硼绝缘薄膜，为未来CMOS芯片提供完整材料解决方案。