2D晶体管或比预期更早问世

某初创机构认为可将10年研发周期缩短一半

某机构开发出直接在硅基板上生长二维半导体且不损伤基板的技术。

某中心、三星和台积电等芯片制造巨头预见，未来硅晶体管的关键部件将被仅几个原子厚的半导体替代。尽管已报告相关进展，但普遍认为该技术落地仍需十年以上。如今，某MIT衍生的初创机构宣称破解了商业规模二维半导体的制造密码，预计芯片制造商可在五年内将其集成至先进芯片中。

该机构开发出在低温条件下于硅基板上生长二硫化钼（MoS₂）的工艺，温度低至不会损伤底层硅电路。这使得在现有硅电路上方集成二维晶体管层成为可能，最终形成由二维器件构成的多层三维芯片。

“许多人认为二维半导体仍处于实验室阶段，“该机构CEO兼联合创始人表示，“但我们拥有专为二维材料生长设计的专利设备…解决了晶圆级均匀性、器件性能与变异度、器件可靠性以及与硅制造工艺兼容性等关键问题。“他称二维半导体已准备好进入工业化发展阶段。

该机构的核心技术是在约200°C条件下，于300毫米整片晶圆上生长单层二硫化钼的专利工艺。二维材料通常通过化学气相沉积形成，但该反应需1000°C以上高温，会损伤晶体管底层结构。现有解决方案是单独沉积二维半导体后转移至硅晶圆，而该机构系统可直接在硅晶圆上无损生长材料。

二维半导体业务模式

目前该机构向客户提供附有二维材料的硅晶圆用于评估测试，也可在客户预加工晶圆上生长二硫化钼等材料后返还，实现二维器件与硅电路的集成。

通过显微镜观察采用该机构工艺制造的测试晶圆。后者可能是二维半导体首次工业应用的切入点。“我们展示硅基与二维材料结合的可能性，但二维材料也可用于高精度逻辑器件，这将是下一步目标。”

2024年12月IEEE国际电子器件会议上，某中心、三星和台积电报告了用二硫化钼等二维半导体替代硅纳米片的研究。同期该机构团队展示低温合成技术可制备具有多堆叠通道的二硫化钽晶体管，类似纳米片结构。通过器件微缩，团队预测此类器件在功耗、性能和面积方面可满足未来10A（1纳米）节点要求。

采用二维半导体的主要动机是降低功耗。二维晶体管厚度仅0.6纳米，工作电压可降至硅器件的一半以节省动态功耗。关断状态下，二硫化钽的带隙是硅的两倍以上，能显著抑制电荷泄漏。该机构材料制造的器件能耗可低至硅器件的千分之一。

除电子型（n型）半导体二硫化钽外，该机构还提供空穴型（p型）半导体二硒化钨以及六方氮化硼等二维绝缘薄膜，为未来CMOS芯片的全面替代提供完整材料组合。