芯片编辑新方法实现更高效设计

聚焦离子束电路编辑（FIB-CE）是一种在微器件制造完成后进行修改的方法，通过使用离子流在器件上蚀刻新特征或沉积新材料。这种方法使工程师能够快速验证设计变更，无需经过传统的微制造流程，从而节省时间和成本。

然而，高能量离子束可能会损坏芯片上现有的电子结构，精确引导它们需要在芯片表面蚀刻参考点，这些参考点用于视觉对齐离子束。蚀刻这些参考点需要"牺牲"感兴趣区域附近的芯片表面部分。

在最近的两篇论文中，某中心的设计芯片实验室证明，使用较低能量的离子束（5千电子伏特而非标准的30千电子伏特）能够在不需牺牲区域且对现有结构影响最小的情况下，向制造完成的芯片添加新特征。

此外，较低能量束还能在后期制造中创建具有改进电子特性的更大特征，因此修改后的芯片运行更高效，同时空间利用也更高效。

FIB-CE技术

FIB-CE技术已有二十多年历史，最直观的类比是搭桥手术：患者是硅芯片，血管是需要切割和重新布线的金属互连。

FIB显微镜使用离子流（通常是镓）对微器件进行成像或蚀刻特征。如果在显微镜室中注入前体气体，它会与离子反应，在离子束撞击处沉积绝缘体或导电材料。经验丰富的用户可以使用FIB-CE在纳米级的精确位置修改微处理器。

某中心实验室为某机构设计硅芯片，这些芯片使用世界领先的制造技术制造，因此具有极其密集的电路布局。这意味着牺牲芯片部分来创建参考点通常会破坏功能电路。

在研究中，使用5千电子伏特离子束去除芯片的体硅表面层，暴露其下方有源层中制造的硅鳍。这是大多数离子束芯片编辑中的标准步骤。研究表明，即使暴露大面积区域，对芯片功能的影响也很小。

为测试这种方法，设计了一个修改后的芯片，其中嵌入了定期定位的动态环形振荡器（DRO）。DRO由奇数个顺序排列的反相门组成，其输出在两个电压值之间稳定振荡。

在使用低能量（5千电子伏特）FIB在振荡器之间创建绝缘沟槽后，还用5千电子伏特离子束照射DRO本身，以测量意外暴露的影响。之后发现它们表现出轻微的频率偏移，但其他方面工作正常。

此外还发现，使用这种方法能够比高能量（30千电子伏特）方法暴露感兴趣区域周围更大的区域，因为使用参考点进行对齐将高能量离子束限制在窄扫描宽度内，限制了特征尺寸。

在实验中，发现暴露区域的较大尺寸增加了到达显微镜电子探测器的二次电子数量，从而提高了显微镜的信噪比。这使得FIB用户能够更精确地修改芯片特征。

因此，能够为每个芯片运行执行更多、更准确的FIB实验，从而以更低的成本和更快的速度为客户提供改进的设计。