某中心发布Ocelot量子芯片

今日正式发布首代量子芯片Ocelot，这是某机构首次从头开发兼具资源效率与可扩展性的量子纠错硬件实现。基于超导量子电路，Ocelot取得以下重大技术突破：

• 首次实现可扩展的玻色纠错架构，超越传统量子比特方法以降低纠错开销
• 首次实现噪声偏置门，这是构建可扩展商用量子计算机所需硬件高效纠错的关键
• 超导量子比特性能达到业界顶尖水平，比特翻转时间接近1秒，相位翻转时间达20微秒

量子性能差距

量子计算机有望以比经典计算机快得多（甚至指数级）的速度执行某些计算，这意味着能解决经典计算永远无法攻克的问题。量子计算的实际应用需要包含数十亿量子门（量子计算机基本操作）的复杂算法，但当前量子硬件对环境噪声极度敏感，最佳性能仅能运行约一千个无错误量子门。

量子纠错：可靠量子计算的关键

20世纪90年代理论提出的量子纠错提供了解决方案。通过将每个逻辑量子比特的信息分散到多个物理量子比特中，可以保护量子计算机内的信息免受外部噪声影响，还能以类似经典纠错的方式检测和纠正错误。尽管近期实验取得进展，但当前基于超导或原子量子比特的最佳逻辑量子比特错误率仍比实用量子算法所需高出十亿倍。

量子比特开销挑战

量子纠错虽能弥合当前错误率与实用量子计算间的差距，但会带来巨大的资源开销。降低逻辑量子比特错误率需要增加每个逻辑量子比特对应的物理量子比特冗余度。传统量子纠错方法（如表面纠错码）目前需要每个逻辑量子比特对应数千个物理量子比特才能达到目标错误率，这意味着商用量子计算机需要数百万物理量子比特，远超当前硬件水平。

高开销的根本原因在于量子系统存在两种错误：比特翻转错误（经典比特同样存在）和相位翻转错误（量子比特特有）。经典比特仅需纠正比特翻转，而量子比特需要额外冗余层处理两类错误。相比之下，优秀经典纠错码仅需不到30%的开销即可实现量子计算所需错误率，约为传统表面码方法的万分之一。

猫量子比特：高效纠错新途径

自然界量子系统比仅含两个量子态（类比经典数字比特的0和1）的量子比特更复杂。以简谐振子为例，其以明确定义的频率振荡。从机械节拍器到微波电磁振荡器，谐波振荡器形式多样。经典层面，振荡器状态可由振荡幅度和相位表示；量子层面情况类似，但幅度和相位无法同时精确定义，且存在与系统能量量子相关的粒度。

这些能量量子称为玻色子（最著名的是光子），注入能量越多，产生的玻色子（光子）越多，可访问的振荡器状态（幅度）也越多。玻色量子纠错利用这些额外振荡器状态，更有效地保护量子信息免受环境噪声影响，实现更高效纠错。

猫量子比特（得名于薛定谔著名思想实验）使用明确幅度和相位的类经典状态量子叠加编码量子比特信息。其最大优势是对比特翻转错误具有内在保护能力，增加振荡器光子数可使比特翻转错误率呈指数级下降，这意味着无需增加量子比特数量，仅需提高振荡器能量即可大幅提升纠错效率。

过去十年间的实验证明了猫量子比特潜力，但多集中于单猫量子比特演示，其可扩展架构整合问题尚未解决。

Ocelot：证明玻色量子纠错的可扩展性

今日于《自然》期刊发表的Ocelot量子纠错性能测量结果显示，该芯片通过猫量子比特的芯片级集成形成可扩展的硬件高效量子纠错架构，是通向实用量子计算机的重要一步。该方案实现：

• 物理量子比特层面的比特翻转错误指数级抑制
• 使用最简单经典纠错码——重复码纠正相位翻转错误
• 通过猫量子比特与辅助传输量子比特（超导量子电路常规量子比特）间的高度噪声偏置控制非门，在保持猫比特翻转保护的同时实现相位翻转错误检测

Ocelot逻辑量子比特存储芯片（示意图见上图）包含五个猫数据量子比特，每个内置用于存储量子数据的振荡器。每个猫量子比特的存储振荡器连接两个辅助传输量子比特用于相位翻转错误检测，并配对特殊非线性缓冲电路用于稳定猫量子比特状态并指数抑制比特翻转错误。

调试Ocelot设备需根据猫幅度（平均光子数）校准猫量子比特的比特和相位翻转错误率，并优化用于相位翻转错误检测的控制非门的噪声偏偏。实验结果显示可实现近1秒的比特翻转时间，比传统超导量子比特寿命长千倍以上。关键的是，仅需四个光子的猫幅度即可保持数十微秒的相位翻转时间，满足量子纠错要求。

通过运行纠错周期序列测试电路作为逻辑量子比特存储器的性能。为表征重复码性能和架构可扩展性，研究了代表不同重复码长度的Ocelot猫量子比特子集。当码距从3增至5（即从三个猫量子比特码变为五个），逻辑相位翻转错误率在所有猫光子数范围内显著下降，证明重复码的有效性。

包含比特翻转错误时，距离3码的总逻辑错误率为每周期1.72%，距离5码为每周期1.65%。距离5码与距离3码总错误率相当（后者猫量子比特更少且比特翻转错误机会更少），归功于控制非门的高噪声偏置及其抑制比特翻转错误的效果。这种噪声偏置使Ocelot仅用不到五分之一量子比特（5个数据量子比特加4个辅助量子比特，而表面码设备需49个）实现距离5码。

缩放核心要素的重要性

从现代GPU的数十亿晶体管到支撑AI模型的大规模GPU集群，高效缩放能力是技术进步的关键驱动力。同样，缩放量子比特数量以适应量子纠错所需开销将是实现商用价值量子计算机的关键。

计算历史表明，缩放正确组件对成本、性能甚至可行性产生巨大影响。当晶体管取代真空管作为基本构建单元时，计算机革命真正爆发。Ocelot作为首款猫量子比特架构芯片，是对其作为量子纠错基础构建单元适用性的初步测试。正在开发的新版本将通过组件性能提升和码距增加，指数级降低逻辑错误率。

针对偏置噪声定制的码（如Ocelot使用的重复码）可显著减少所需物理量子比特数量。在即将发表的论文《用于可扩展硬件高效量子纠错的混合猫-传输架构》中，发现缩放Ocelot可比传统表面码方法减少高达90%的量子纠错开销（假设物理量子比特错误率相近）。

相信Ocelot的硬件高效纠错架构为应对量子计算下一阶段——学习如何缩放——奠定良好基础。采用硬件高效方法将能更快、更经济地实现造福社会的错误校正量子计算机。

过去几年量子计算进入激动人心的新时代，量子纠错已从理论走向实验台。随着Ocelot的推出，刚刚踏上容错量子计算的道路。欢迎有志之士加入量子计算团队。