HRaccoon：高性能可配置抗侧信道攻击的Raccoon硬件加速器

基于格密码的Raccoon方案是美国国家标准与技术研究院（NIST）后量子密码（PQC）附加数字签名标准化流程第一轮的候选方案之一。作为具有内置掩码特性的方案，Raccoon也是NIST掩码电路与阈值密码项目的可行候选方案。目前的Raccoon实现仅限于软件或软硬件协同设计，因此缺乏硬件实现通常能够提供的高吞吐性能。为实现这一目标，我们首次提出了针对Raccoon的可配置高性能纯硬件架构。

所提出的FPGA架构在Raccoon的关键模块（如模约减、多项式运算和采样）中进行了广泛优化。基于分段和循环的调度方案与定义的基于BRAM的内存访问模式交互，确保在三种安全级别和两种掩码模式（无掩码和一阶掩码）下实现高效一致的数据流。

在AMD Artix-7 FPGA设备上对Raccoon的实现结果表明，尽管硬件面积与轻量级CRYSTALS-Dilithium架构相当，我们提出的架构在三种安全级别下相比软件实现实现了1.4-2.1倍的加速，相比软硬件协同设计实现了20-42倍的加速。最后，在Raccoon-128上进行了无掩码和一阶掩码的TVLA测试，以评估其抗侧信道攻击的能力。

关键词：Raccoon, FPGA, 后量子密码学, 数字签名, 侧信道分析, 掩码